

实验一 加法器设计

- 1、用层次化设计方法，设计一个 16 位二进制全加器模块。
- 2、设计一个具有使能和复位功能的 8 位二进制全加器模块。

实验二 编码器和译码器设计

- 3、设计一个 8-3 线优先编码器（74LS148）；
- 4、设计一个 3-8 线译码器（74LS138）。

实验报告要求：

1. 实验内容与原理说明（包括框图、逻辑表达式和真值表）；
2. 实验模块程序代码（设计模块 Design Block）和激励代码（激励模块 Test Bench）；
3. 仿真波形图；
4. 综合得到的门级电路图；
5. 实验结果分析及思考。
6. 每一次报告用 Word 文档提交，文件名：**姓名_班级_第几次实验_学号**。

实验软件工具：

1. Quartus II;
2. ModelSim.